Globalna rywalizacja o budowę infrastruktury sztucznej inteligencji uruchomiła wielomiliardowe inwestycje w zaawansowane pakowanie półprzewodników (advanced packaging). Ten niegdyś drugoplanowy etap produkcji stał się obecnie głównym wąskim gardłem w wytwarzaniu najpotężniejszych procesorów na świecie. Ponieważ popyt na układy AI znacznie przewyższa dostępne moce produkcyjne, giganci tacy jak Nvidia i AMD oraz mniejsi gracze z Tajwanu gwałtownie rozbudowują zakłady, a producenci aparatury przemysłowej opracowują nowe linie technologiczne. Jak zauważył w Tajpej Pat Gelsinger, były prezes Intela, a obecnie partner w Playground Global, pakowanie układów przez lata traktowano po macoszemu, jednak dziś może ono odpowiadać nawet za połowę wartości gotowego produktu, gdyż współczesne procesory graficzne i centralne integrują w sobie od 10 do nawet 20 mniejszych chipów. Według szacunków firmy badawczej Yole Group, w 2026 roku przychody z zaawansowanego pakowania po raz pierwszy w historii przewyższą tradycyjny segment tego rynku, a nakłady inwestycyjne (CAPEX) w tym obszarze zbliżą się do poziomu 28 mld USD.
Fundamentalna zmiana w architekturze i dominacja TSMC
Gorączka inwestycyjna odzwierciedla głęboką zmianę technologiczną. Przez dekady obudowa chipu służyła głównie jego ochronie i połączeniu z płytą główną. Dziś, gdy fizyczne zmniejszanie tranzystorów staje się coraz trudniejsze i droższe, projektanci łączą wiele układów (np. procesory i pamięć) w jeden zintegrowany moduł. Pozwala to na błyskawiczny transfer ogromnych ilości danych, co jest kluczowe podczas trenowania i obsługi modeli AI.
Liderem najbardziej zaawansowanych technologii w tym segmencie – w tym architektury CoWoS (chip-on-wafer-on-substrate), łączącej różne elementy krzemowe na wspólnym podłożu – pozostaje tajwański gigant TSMC, obsługujący m.in. Nvidię, AMD, Broadcom oraz dostawców chmury. Ograniczone moce przerobowe TSMC zmusiły jednak rynek do dywersyfikacji. Według źródeł branżowych Nvidia przeznacza miliardy dolarów na sfinansowanie rozbudowy linii CoWoS oraz zakup sprzętu w firmie SPIL (należącej do tajwańskiego ASE Technology). Z kolei AMD ogłosiło inwestycje przekraczające 10 mld USD w tajwański sektor półprzewodników, zacieśniając współpracę z ASE, SPIL oraz Powertech. Prezes AMD, Lisa Su, podkreśliła, że choć TSMC pozostaje kluczowym partnerem, cała branża pilnie potrzebuje większej przepustowości produkcyjnej.
Poszukiwanie alternatyw i nowa era sprzętu
Niedobory mocy w TSMC otwierają ogromną szansę przed mniejszymi dostawcami, takimi jak tajwański Powertech Technology (PTI). Jak wskazuje jego prezes D.K. Tsai, firmy technologiczne nie chcą być całkowicie uzależnione od jednego podwykonawcy. PTI stawia na technologię pakowania na poziomie paneli (panel-level packaging), która zamiast tradycyjnych, okrągłych wafli krzemowych wykorzystuje większe, prostokątne panele. Pozwala to zmieścić więcej układów w jednym cyklu i znacząco ograniczyć straty materiałowe, co potwierdza m.in. Rani Borkar, szefowa działu sprzętu w Microsoft Azure. Powertech współpracuje już w tym zakresie z AMD i Broadcomem, planując wspólną inwestycję z tym drugim o wartości 400 mln USD w Singapurze, gdzie produkcja ma ruszyć w 2028 roku. Sam TSMC również rozwija własny odpowiednik tej technologii (CoPoS), budując już linię pilotażową.
Boom ten otwiera zupełnie nowy rynek dla producentów maszyn półprzewodnikowych, którzy dotychczas skupiali się głównie na wcześniejszych etapach obróbki krzemu. Przedstawiciele Tokyo Electron Taiwan oraz amerykańskiego Applied Materials zgodnie podkreślają, że segment zaawansowanego pakowania rośnie znacznie szybciej niż rynek tradycyjnych maszyn do produkcji chipów, a masowa komercjalizacja nowych formatów panelowych to kwestia najbliższych trzech do pięciu lat.
